

---

# Práctica 1: Diseño Full Custom con MicroWind

Alejandro Otero Vázquez

Fecha de entrega: 23 de Noviembre

---

## 1 Implementar un Inversor CMOS


Para implementar un dispositivo inversor con transistores CMOS basta con conocer el comportamiento más básico de cada tipo de transistor. Por un lado, los transistores PMOS, se caracterizan por construirse sobre un pozo dopado tipo N, por lo que intuitivamente puede entenderse que no hará falta aplicar voltaje sobre la puerta para que conduzcan. Por el contrario los transistores NMOS tienen un pozo tipo P, de modo que para que haya corriente será necesaria una tensión puerta que genere un puente por el que conduzcan los electrones.

En resumen, un transistor PMOS conduce con 0's lógicos y un transistor NMOS lo hace con 1's lógicos.

El esquema de montaje es el que aparece a la derecha. Se conectará un extremo del transistor PMOS a Vdd, de modo que cuando A valga 0, este conducirá y se transmitirá Vdd a la salida. Se conectan los extremos del transistor NMOS entre la salida y tierra. De este modo, cuando la entrada valga 1, la salida estará conectada a tierra y aislada por el PMOS de Vdd.

Este es el principio de funcionamiento de un inversor. Es la puerta lógica más sencilla que se puede implementar con tecnología CMOS, pero da muchas pistas del modus operandi que se tendrá cuando la lógica sea más compleja.

Por razones que quedan fuera de este texto, los transistores PMOS conducen muy bien los 1's lógicos y los NMOS los 0's. Es por esto que se tratará siempre de formar la PUN a partir de los primeros y la PND a partir de NMOS.



(a) Lógica de un inversor CMOS

A continuación se muestra el esquema de montaje que se ha llevado a cabo en Microwind. El tamaño de los transistores es el tamaño predeterminado que ofrece el programa. Puede considerarse como una prueba de contacto con el programa para comprobar que la lógica teórica se cumple con la simulación. Los tiempos de transición son del orden de los picosegundos. Más adelante se llevarán a cabo simulaciones sobre como controlar la respuesta dinámica (tiempos de transición) de la puerta.




Figura 1: Diseño y simulación de comportamiento de un Inversor CMOS

### 1.1 Tamaños de transistores mínimos

Tras una introducción del programa y la lógica CMOS, lo que se busca ahora es implementar la lógica de una puerta inversora empleando la mínima superficie posible. Para ello, se modificarán la anchura y longitud de cada transistor al mínimo permitido por el software de Microwind. Habrá que tener en cuenta que las conexiones estén lo suficientemente separadas unas de otras para que no aparezcan capacidades ni corrientes indeseadas.

Teniendo todo esto en cuenta se implementa el inversor como aparece en la figura 2. La respuesta dinámica




Figura 2: Diseño y simulación de comportamiento de un Inversor CMOS con tamaños mínimos

de la puerta se ha hecho un poco más lenta con este cambio, aunque no demasiado. Este retardo no es algo que deba preocuparnos demasiado. Lo que si que llama la atención es que el tiempo que toma el sistema en los flanco de subida es hasta 3 veces mayor que el del flanco de bajada. Lo ideal sería que estos tiempos fueran iguales, en la siguiente sección se trata como conseguirlo.

### 1.2 Retardos iguales en flanco de subida y bajada

La respuesta dinámica de un transistor CMOS es función exclusivamente del tiempo que tarda en cargar y descargar las capacidades parásitas del dispositivo y la capacidad inducida por las interconexiones.

En este caso, el tiempo característico del flanco de subida (paso de 0 a 1) del inversor lo determinará la respuesta dinámica del transistor PMOS. Este tiempo es proporcional, para los transistores CMOS en general, al cociente entre la anchura y la longitud del transistor.

Al utilizar transistores con tamaños mínimos, el tiempo para el flanco de subida era aproximadamente 3 veces el de bajada. Para remediarlo, una solución muy sencilla es reducir a 1/3 la relación W/L del transistor PMOS encargado de llevar el 1 lógico.




Figura 3: Diseño y simulación de comportamiento de un Inversor CMOS con tiempos iguales de subida y bajada

## 2 Implementar un Inversor Pseudo-NMOS

En ocasiones puede ser interesante implementar lo que se conoce como lógica pseudo-NMOS. Esta lógica reduce el número de transistores de la relación  $2n$  (siendo  $n$  el  $n^{\circ}$  de transistores que hay tanto en la PUN como en la PND) a la relación  $1+n$ . Esto se consigue reduciendo la PUN a un transistor PMOS con su puerta conectada a tierra. Este transistor siempre va a conducir un 1 lógico proveniente de  $V_{dd}$  exceptuando cuando la PND conduzca. Cuando se de esta situación, parte de la tensión caerá en el transistor PMOS y parte lo hará en los transistores NMOS que conforman la PND. Es por esto que este tipo de lógica no dan lugar a buenos 0's lógicos. Excepto para aplicaciones en las que el 0 no sea relevante, o para puertas muy complejas que necesariamente deban ocupar la menor superficie las puertas CMOS son más adecuadas.

Aún así, en esta sección se simulará el comportamiento de un inversor pseudo-NMOS y se verá como reducir el voltaje asociado a un 0 lógico. Los tiempos de subida y bajada no son iguales debido a que se ha imple-




Figura 4: Diseño y simulación de comportamiento de un Inversor pseudo-NMOS

mentado la lógica con dos transistores del mismo tamaño, ocurre lo mismo que para lógica CMOS. Además,

el voltaje  $V_{ol}$  correspondiente a un 0 lógico vale aproximadamente 0.23V. Este valor es mucho mayor que para la lógica CMOS.

## 2.1 Retardos iguales en flanco de subida y bajada

Al igual que antes, para conseguir flancos de subida y bajada iguales, habrá que modificar la relación anchura/longitud de alguno de los transistores. Procediendo del mismo modo que antes se llega a lo siguiente: Reduciendo la relación  $W/L$  del transistor PMOS se obtienen tiempos equivalentes, que además son tremen-




Figura 5: Diseño y simulación de comportamiento de un Inversor pseudo-NMOS con tiempos iguales de subida y bajada

damente bajos, del orden de 2ps. Este tipo de lógica, a pesar de tener malos 0's es mucho más rápida que la lógica clásica CMOS. Esta es una de sus grandes ventajas y la razón de que se pueda llegar a utilizar. El perjuicio de conseguir tiempos tan similares es que se aumenta todavía más  $V_{ol}$

## 2.2 Mejorar el 0 lógico ( $V_{ol}$ )

Para solucionar el problema del mal 0 lógico, hay que buscar una configuración en la que la resistencia equivalente de la PND sea mucho más alta que la del transistor PMOS. Cuanto menos tensión caiga en el PMOS mejor será el 0 lógico. Para esto puede aumentarse su relación anchura/longitud. En la siguiente figura se muestra la implementación de un inversor pseudo-nmos con un PMOS de muy baja resistencia.





Figura 6: Diseño y simulación de comportamiento de un Inversor pseudo-NMOS con un  $V_{ol}$  bajo

Con un PMOS de baja resistencia se consigue un mejor 0 lógico: 0.038 V. Las consecuencias de esta disposición es que se desconfiguran totalmente los tiempos de subida y bajada, que ahora son mucho más distantes. Para conseguir una dinámica de subida y bajada equivalente, habría que lidiar con un mucho peor 0 lógico.


### 3 Implementar una puerta NAND de 4 entradas

Para implementar una función cualquiera en lógica CMOS primero habrá que diseñar la función negada para la PND e implementarla con transistores NMOS. Después será necesario implementar la función sin negar pero necesariamente todas las señales deben aparecer negadas en la expresión.

Para el caso de una NAND, la PND tendrá 4 transistores en serie (una AND) y 4 transistores PMOS en paralelo conformando la PUN. Para optimizar la superficie que se emplea en este tipo de puertas, es interesante diseñarlas de modo que todos los transistores estén en una misma tira de difusión, este procedimiento es el que se llevará a cabo a continuación.



(a) Diseño en MicroWind



(b) Simulación de tabla de verdad


Figura 7: Diseño y simulación de comportamiento de una puerta NAND de 4 entradas

Un extremo de la tira inferior se conectará a GND, dejando el resto como está. El otro extremo será  $v_{out}$ . Si no se modifica el layout los transistores comparten pines, de modo que estarán en serie. Para la tira superior el procedimiento será distinto, todos los transistores deberán tener un extremo en Vdd y otro en la salida. Para conseguirlo, se conectan los pines impares a Vdd y el resto se cortocircuitan a  $V_{out}$ .


Como es habitual, se presenta el problema de que los flancos de subida y bajada de  $V_{out}$  no tardan el mismo tiempo. De igual forma que antes, el flanco de bajada es mucho más lento. Al tener 4 transistores en serie la resistencia equivalente es mucho mayor que la de la PUN, conformada por transistores en paralelo.

### 3.1 Retardos iguales en flanco de subida y bajada

Para conseguir tiempos iguales, habrá que generar una tira de difusión de transistores PMOS con una resistencia mayor, es decir, más largos. De esta forma se consigue una puerta NAND de 4 entradas con una dinámica igual de rápida para ambas transiciones.



(a) Diseño en MicroWind



(b) Simulación de tabla de verdad

Figura 8: Diseño y simulación de comportamiento de una puerta NAND de 4 entradas con tiempos iguales de subida y bajada

Es importante siempre comprobar que se cumple la tabla de verdad. En este caso la simulación va en concordancia con la teoría. La salida solo devuelve un 0 lógico cuando todas las entradas son 1.